7.3. D-Flip Flop's - D-Latches history menue Letztmalig dran rumgefummelt: 30.01.08 21:34:05
D-FF sind taktflankengetriggerte FF-Stufen, welche in der praktischen Datenverarbeitung zum "Datenfang" dienen - folgerichtig auch als Fangregister bezeichnet. Häufig sind sie intern mit umfangreichen Schutz- und Stabilisierungsschaltungen versehen und somit sicherer, als die hier vorgestellte Grundversionen. D steht dabei für "delay" - also Verzögerungs-FF. Fangregister werden auch als Latches bezeichnet.

  1. Logisches Prinzip des D-FF
  2. D-FF in der praktischen Anwendung
  3. Schaltungsrealisierung des D-FF mit ProfLab Expert 2.0
  4. D-FF mit Taktflankensteuerung
  5. Ausgewählte D-FF
  6. D-Latches
  7. Verwandte Themen
  8. D-FF Bauelementeliste

die Elektronikseiten

Logo des D-FlipFlop

begrenzt verwendbar - selbst aufpassen, ab welcher Stelle es Blödsinn wird ;-)

Wissen für Fortgeschrittene der Informatik

Beim D-FlipFlop folgt der Ausgang Q dem Eingang D solange, wie das Takt (oder Clock-Signal) "H" führt.


1. Logisches Prinzip des D-FF history menue scroll up
Solange Clock auf H, folgt Q dem Takteingang.

einfachstes D-Flip Flop (Verzögerungs-Kippstufe und Fangregister)

einfachstes D-Flip Flop (mit weniger NAND-Gates - allerdings instabiler Verzögerung bei hohen Frequenzen)

Schaltungsrealisierung des  D-Flip Flop mit 2 × 7400

D-FlipFlop mit Taktgenerator

D-FlipFlop im ProfiLab 2.0 

D-FF werden in der Praxis vor allem Fangschaltungen für Bitmuster genutzt
sie bilden die statische Eingangsbeschaltung für Decoder, Multiplexer, Schieberegister sowie auch für Zähler, wenn diese über statische PRESET-Eingänge verfügen
FF werden auch als Kippstufen bezeichnet - sie kippen unter bestimmten Umständen in den Gegenzustand
auch die D-FF gehören zu den Triggerschaltungen
faktisch stellt das D-FF ein taktflankengetriggertes RS-FF mit Kopplung und Negation der RS-Eingänge dar
durch diese Beschaltung wird ursächlich der verbotene Zustand R und S auf L unmöglich gemacht
D steht für den DELAY-Eingang, C für den CLOCK-Eingang der Kippstufe

Taktdiagramm des D-Flip-Flop's - keine verbotenen Zustände mehr

D

C

Q

Q

L

L

H

H

L

H

L

H

H

L

H

L

H

H

unbestimmt

unbestimmt

Schalttabelle des D-Flip-Flop's


2. Besonderheiten des D-FF in der praktischen Anwendung history menue scroll up
 

Informationen können gespeichert werden (Aufgabe)

D an H-Pegel bringt Q-Ausgang auf H, wenn gleichzeitig C H-Pegel, führt (Funktionsprinzip)
Störimpulse  (Spikes) bringen das D-FF nicht mehr zum Schalten, weil der Takteingang gleichzeitig mit dem Signal gesteuert wird (positive Eigenschaft)
D und C müssen für definierte Zustände an Q und Q immer entgegengesetztes Signal führen (zu beachten)
positives Signal schaltet (günstig)
bei Einsatz von CMOS-Bauelementen müssen D und C immer definiertes und dabei nicht gleiches Potential führen
FF-Stufen sollten vor allem bei hohen Frequenzen nicht unter Last auf Q und Q quer betrieben werden - möglichst nur eine TTL-Last sollte auf jeden Ausgang geschalten werden (LED's also möglichst über eine Treiberstufe  koppeln)

einfachstes RS-Flip Flop (Kippstufe) mit Vorspannwiderständen um gegensätzliche Einganssignale bei offenen Eingängen für R und S zu garantieren

  • Standard-Beschaltung für FF-Stufen, wenn R und S mechanische Kontakte und wenn die Schaltfrequenz hoch ist
  • durch  die Vorspannwiderstände werden die Eingönge R und S immer auf entgegengesetztem Potential gehalten, da sie das jeweilige Ausgangssignal auf den Eingang rückkoppeln
  • für die Vorspannwiderstände bei TTL-Technik gelten in TTL- und LS-Technologien ca. 3kOhm
  • für CMOS-Technologien sollte der Wert nicht unter 50 kOhm liegen

3. Schaltungsrealisierung mit ProfiLab 2.0 D-FF history menue scroll up

D-FF mit ABACOMs ProfiLab 

D-FF mit ABACOMs ProfiLab hier zum Download ;-)


4. Schaltungsstablisierung durch Taktflankensteuerung history menue scroll up

Prinzipielle Veränderung gegenüber dem Standard-RS-FF ist nur, dass Setz- und Rücksetzeingang mit je einem Negator versehen werden, was allerdings zur Folge hat, dass das FF jetzt mit dem H-Spike schaltet.

Positiv taktflankengetriggertes D-Flip-Flop


5. Ausgewählte Beispiele für D-FF history menue scroll up
 

Das D-FlipFlop 7474 bzw D174 oder DL074

Für den Amateur gelegentlich von Bedeutung ist das D-FF (D vom engl. »delay« entspricht Verzögerung). Es ist als Typ D 174 erhältlich. Beim D-FF handelt es sich um ein flankengetriggertes FF mit einem Takteingang und einem Vorbereitungseingang. 
Der Takteingang wird mit cp bezeichnet, der Vorbereitungseingang mit D. Außerdem sind die bereits bekannten Setz- und Rückstelleingänge R und S sowie die Ausgänge Q und Q vorhanden. Bild 4.25a zeigt die innere logische Schaltung dieses FF, das aus mehreren intern verkoppelten RS-FF besteht und dessen Eigenschaften auf der Ausnutzung innerer Schaltverzögerungszeiten der einzelnen Gatter dieser IS beruhen. Im D 174 befinden sich 2 D-FF, die man unabhängig voneinander 
benutzen kann. Eine eingehende Funktionserläuterung ist für die Verwendung dieser IS nicht erforderlich. Deshalb wird im folgenden nur das Verhalten des D-FF beschrieben. Es handelt sich um ein flankengesteuertes FF, d. h., maßgebend ist nicht der Zustand des Signalpegels am Eingang cp, sondern die inneren Schaltvorgänge werden durch den Signalpegelwechsel am Eingang ausgelöst. Ein Übergang von H nach L an R setzt Q sofort nach L. Ein HL-Übergang an S setzt Q nach H. 
Ein am Vorbereitungseingang D (der oft auch als »Informationseingang« bezeichnet wird) liegender Signalpegel oder Pegelwechsel bewirkt (solange cp konstant auf L oder H bleibt) nichts. Die an D liegende Information übernimmt der FF also zunächst nicht. Um dies zu bewirken, ist bei cp ein Taktimpuls erforderlich, wie in Bild 4.25 dargestellt. Mit der LH-Vorderflanke des Impulses wird die zu diesem Zeitpunkt gerade an D anliegende Information (H oder L) in den FF übernommen 
und erscheint sofort (also noch während der cp-Impulsdauer!) an den Ausgängen. 
Sobald der Taktimpuls an cp den H-Pegel erreicht hat, ist D wieder abgetrennt und wirkungslos, weitere Pegelwechsel an D sind daher bis zum Eintreffen der nächsten cp-Vorderflanke bedeutungslos. Die Zuordnung des Signals an D zum Ausgangssignal bei Q zeigt die Funktionstabelle (Bild 4.250. Dabei ist tn der Zeitpunkt unmittelbar vor Beginn der cp-LH-Vorderflanke, tn+1 ist der Zustand nach dem Taktimpuls (bzw. bereits ab dessen H-Pegel). Die Taktimpuls LH-Flanke überträgt demzufolge das an D liegende Signal unmittelbar nach Q. Hier sei auf eine für den Amateur interessante (in Bild 4.28a dargestellte) Anwendung hingewiesen, die sich direkt aus der Funktionstabelle ersehen lässt: Wird Ausgang Q des D-PF direkt mit dem eigenen Eingang D verbunden, so ist das D-PF, bei cp angesteuert und mit Q als Ausgang unmittelbar als 2:1-Frequenzteiler zu verwenden. Es liegt nämlich nach jedem Taktablauf dann bei D ein Signal an, das dem zuvor vorhandenen entgegengesetzt ist, d. h., der D-FF schaltet mit jedem cp-Impuls einmal um, wenn äußerlich 0 mit D verbunden wird. Da man den Q-Ausgang eines D-FF unmittelbar zum Ansteuern des cp-Eingangs eines weiteren D-FF verwenden kann, lässt sich mit einer D 174 und wenigen äußeren Verbindungen bereits eine 4 1-Frequenzteilung realisieren. Das gleiche gelingt allerdings auch bereits (Prinzip nach Bild 4.24b) mit einer .erheblich billigeren D100. Der Nachteil der notwendigen je 4 äußeren R und G ist für den Amateur nicht schwerwiegend. 
Das D-FF D 174 (dessen innere Schaltung übrigens insgesamt 56 Transistor-,14 Diodenfunktionen und 24 Widerstände enthält!) muss mit sehr flankensteilen Impulsen angesteuert werden, um den Kippvorgang zu ermöglichen. Die Anstiegszeit der LH-Flanke nach Bild 4.254 muss kürzer als 0,2 ms sein, für die gesamte cp-Impulsdauer genügen 1...2 Ks oder weniger. Der D-FF ist also nur mit TTL-gerecht aufbereiteten Signalen artsteuerbar, eventuell müssen zuvor die Impulse des Taktes mit einem Trigger geformt werden. Die Bezeichnung D-FF (Verzögerungs-FF) ist auf den ursprünglichen Verwendungszweck zurückzuführen. Sind mehrere derartige D-FF cp-seitig parallelgeschaltet und" demzufolge synchron -getaktet, so erscheinen die an den D-Eingängen mit unterschiedlicher Verzögerung eintreffenden Signale ' an den Q-Ausgängen gleichzeitig, man kann daher in größeren Anlagen die unterschiedlichen Laufzeiten von Signalen durch Synchronisation über D-FF ausgleichen. Alle Signale werden bis zum Eintreffen des nächsten Taktes verzögert. Der Amateur hat die Möglichkeit, ein dynamisch flankengesteuertes RS-FF, das im Verhalten dem echten D-FF sehr ähnlich ist, experimentell mit einer D 100 nachzubilden. Bild 4.26 zeigt die Schaltung hierfür. Der flankengetriggerte FF wird durch die Gatter D3, D4 gebildet (Setz- und Rücksetzeingänge - die statisch wirken - sind über die Dioden V 1, V2 ankoppelbar, ebenso wie bei Bild 4.24b), jedoch ist die unterschiedliche Ladung für Cl, C2 jetzt nicht, vom eigenen Ausgang des FF, sondern von 2 vorhergehenden Vorbereitungsgattern D1, D2 bestimmt. Takteingang cp liegt normalerweise auf L-Pegel, wodurch D1, D2 gesperrt, ihre Ausgänge auf H und der D-Eingang somit wirkungslos sind. Mit der cp-Vorderflanke werden Dl und D2 freigegeben. Es hängt nun von dem während dieser Zeit (der gesamten H-Zeit des Taktimpulses!) an D vorhandenen Signal ab, ob Ausgang D1 H und demzufolge Ausgang D2 L führt oder ob Ausgang D1 auf L geht und Ausgang D2 auf H bleibt. Während der H=Dauer des Taktimpulses sorgen die zueinander komplementären Ausgangssignale an D1 und D2 für die unterschiedliche Ladung auf Cl' und C2. Entsprechend dem so bewirkten »Programmieren« schaltet die Rückflanke (HL-Übergang) des Taktsignals den FF (D3, D4) um, oder er behält die gleiche Lage, in der er bereits ist. Das an D vorhandene Signal wird also mit der LH-Flanke des Taktes »eingeschrieben« und mit der HL-Flanke erscheint es an den Ausgängen (sinngemäß gilt die Funktionstabelle aus Bild 4.25c auch für Bild 4.26).
Daß diese einfache Schaltung kein echter »Ersatz« für ein D-FF ist, geht aus dieser Beschreibung schon hervor (vgl. die bei Bild 4.25d. und Bild 4.26 angegebenen Taktsignaldarstellungen!). Der Amateur sollte beim Einsatz dieser Schaltung folgendes beachten: Die Taktsignaldauer (H-Zeit des bei cp anliegenden Taktes) muss größer sein als die für die vollständige - Aufladung von Cl und C2 benötigte Zeit, d. h., um einigermaßen hohe Taktfrequenzen anwenden zu können, muss man R1, R2 und Cl, C2 sehr klein wählen (Mindestwerte für sichere Funktion nicht unterschreiten!). Dies erfordert wiederum zumindest für die HL-Flanke des Taktes (die den FF aus den Gattern D3, D4 setzt) ausreichende Flankensteilheit. Signalwechsel bei D während der H-Periode des Taktes können u. U. die Kondensatoren vollständig umladen, womit keine einwandfreie Übernahme des zuletzt bei D vorhandenen Signals nach Q mehr möglich ist. Im Hinblick auf die Takterzeugung ist weiter zu beachten„ dass der Eingang cp für den Taktgenerator eine Last mit NI = 4 (während der Flanken- bzw. Taktpegelwechsel) bzw. NI = 2 (im statischen Zustand) darstellt. Um sicheres Einschreiben zu garantieren, soll die Taktimpulsdauer für die in Bild 4.26 angegebene Dimensionierung wenigstens 2 ws betragen. Die maximale Taktfrequenz wurde für diese Dimensionierung und den D 100 experimentell mit 250...270kHz ermittelt. Immerhin kann diese Schaltung für den Amateur durchaus als Zwischenspeicher oder für Schieberegister von Interesse sein, wenn D174 nicht greifbar oder zu kostenaufwendig sind. Einige mit dem Schaltkreis D200 (R1 = R2 = 6,8 k11:, C1= C2 = 16pF) erprobte Versuchsmuster ließen Taktfrequenzen bis = 1 MHz zu..

Logische Schaltung und takverhalten des -FlipFlop 7474

Dynamisch flankengetriggertes Speicher-FlipFlop


6. D-Latches history menue scroll up

Latches sind D-FlipFlop, deren Ausgänge nicht miteinander verbunden sind wie bei Zählern oder Schieberegistern. Jeder Ausgang wirkt separat und fängt ein Bit. Die Freigabeeingänge sind dagegen miteinader parallel geschalten, d. h., alle "Datenübernahmen" werden mit einem Schritt vom Eingang zum Ausgang "übernommen". Eventuell wird das ganze noch über ein Latch-Enabled (STROBE) gesteuert.

Übersetzung des Begriffes "Latch"

Übersetzung des Begriffes "STROBE"

D-Latch mit ABACOMs ProfiLab

D-Latch mit ABACOMs ProfiLab hier zum Download ;-)


7. Verwandte Themen history menue scroll up
Das es den Ausgang schon lange nicht mehr interessiert, was am Eingang eigentlich los ist, stellt ein altes Problem der Informatik dar. Schließlich soll der Prozessor gerade seine Bahn ziehen und sich um seine Rechenprozesse kümmern. Wer aber hat die bereits ermittelten Zwischenresultate oder gar Zielwerte im Auge? Richtig - irgend etwas muss sich auch Werte merken können - das ist dann der Bereich der Fangregister und ihrer engen Verwandten - dies gilt bis hin zur Rechner-Peripherie.

RS-FlipFlop

JK-Master-Slave-FF

Fangregister

Dezimalzähler

Umcodierer

Binärzähler

Grundsätzlicher PIO-Aufbau

Frequenzteiler

MonoFlops


8. Bauelementeliste für wichtige D-FF - siehe dazu auch Fang- und Schieberegister history menue scroll up
Klasse Bauelemente-Typ Funktion

74 - ; 74 LS; 47 HCT

7474 Zwei D-FF mit Voreinstellen und Löschen
74 - ; 74 LS 74171 Vier D-FF mit Löscheingang

74 - ; 74 LS; 47 HCT

74373 Acht D-Latches (gemeinsamer Hyst-Enabled-Eingang)
74 - ; 74 LS; 47 HCT 74374 Acht D-FLIPFLOP (gemeinsamer Hyst-Takt-Eingang; retriggerbar)
4000-er Serie (CMOS) 4042 Vier Speicherregister
4000-er Serie (CMOS) 4076 Vier D-Register (TS)

elektronische Bauelemente-Übersicht D-FF bzw. D-Latches (bzw. Register) in verschiedenen Technologien



zur Hauptseite
© Samuel-von-Pufendorf-Gymnasium Flöha © Frank Rost im April 1999

... dieser Text wurde nach den Regeln irgendeiner Rechtschreibreform verfasst - ich hab' irgendwann einmal beschlossen, an diesem Zirkus nicht mehr teilzunehemn ;-)

„Dieses Land braucht eine Steuerreform, dieses Land braucht eine Rentenreform - wir schreiben Schiffahrt mit drei „f“!“

Diddi Hallervorden, dt. Komiker und Kabarettist

Diese Seite wurde ohne Zusatz irgendwelcher Konversationsstoffe erstellt ;-)