6.12. Multiplizierer und Dividierer history menue Letztmalig dran rumgefummelt: 03.12.09 12:18:19
Multiplizierer sowie Dividierer sind die Fortsetzung der Addition mit gehobenen Mitteln. Alle Grundrechenoperationen lassen sich auf eine Addition zurückführen, so dass nur Addierwerke mit gehobener Organisation in Mikroprozessoren eingebaut werden müssen.
1. Mathematische Basis
2. Technische Umsetzung
3. Dividiererlogik
4. Technische Dividierer
5. Bauelementeliste
6. Verwandte Themen

die Elektronikseiten

4 Bit × 4 Bit-Multiplizier

inhaltlich auf korrektem Stand - evtl. partiell unvollständig ;-)

Wissen für Fortgeschrittene der Informatik

4 Bit × 4 Bit-Multiplizier

Schaltsymbol für einen 4 Bit × 4 Bit-Multiplizier


1. Mathematische Basis history menue scroll up
Mathematisch ist auf der Bit-Ebene eine Multiplikation wie auch im Dezimalsystem nichts weiter, als eine stellenverschobene Addition der einzelnen Zwischenergebnisse - und diese sind schlicht und ergreifend AND-Logiken der zwei jeweils beteiligten Eingangsbits.
Binäre Multiplikation
Die einfachen Rechenregeln 0 • 0 = 0, 0 • 1 = 0, 1 • 0 = 0 und 1 • 1 = 1 sind die Basis aller Betrachtungen. Werden die Ziffern zweier Dualzahlen P und Q einem UND-Glied als Eingangsvariablen angeschaltet, so stellt die Ausgangsvariable des UND-Glieds das Ergebnis der Multiplikation nach den oben angegebenen Rechenregeln zur Verfügung. Das UND-Glied stellt daher einen 1-Bit-Multiplizierer im Dualsystem dar. Die Tabelle unten zeigt die Schritte einer dualen 4-Bit-Multiplikation des Multiplikanden P mit den Dualstellen P0, P1, P2, P3 mit dem Multiplikator Q mit den Dualstellen Q0, Q1, Q2, Q3. Allgemein gilt, dass die Multiplikation zweier n-stelliger Dualzahlen das Ergebnis einer Anzahl 2 - n von Ergebnisstellen erzeugt. Werden daher, wie im Beispiel angegeben, zwei vierstellige Dualzahlen multipliziert, so ergibt sich ein Ergebnis mit insgesamt acht Ziffernstellen. Die erste Zeile der Berechnung in Tabelle unten stellt die Multiplikation der Stellen der Dualzahl P mit der Ziffer Q0 der Dualzahl Q dar, die das Zwischenergebnis W mit den Stellen W3, W2, W1, W0 liefert. Die zweite Zeile stellt das Zwischenergebnis X mit den Stellen X3, X2, X1, X0 dar, welches durch die Multiplikation der Stellen der Dualzahl P mit der Ziffer Q1 der Dualzahl Q entsteht usw. Die Zwischenergebnisse W X, Y und Z entsprechen, abgesehen von ihrer Stellenverschiebung, entweder der Dualzahl P, wenn die Ziffernstelle der Dualzahl Q die Ziffer 1 ist, oder die Zwischenergebnisse weisen in allen Stellen die Ziffer 0 auf, wenn die Ziffernstelle der Dualzahl Q die Ziffer 0 ist. Die unterschiedlichen Stellenwerte der Dualziffern Q3, Q2, Q1, Q0 werden durch die Stellenverschiebung der Zwischenergebnisse W, X, Y und Z berücksichtigt. In einer anschließenden Berechnung müssen nun die vier stellenverschobenen Zwischenergebnisse W, X, Y, Z miteinander addiert werden, um das Gesamtergebnis der Multiplikation mit den Stellen S0 ... S7 der Multiplikation zu erhalten. Die Multiplikationen der Stellen der Dualzahl P mit den Ziffernstellen Q3, Q2, Q1, Q0 lassen sich jeweils mit vier UND-Gliedern realisieren. Die Addition der vier Zwischenergebnisse wird mit Hilfe von drei 4-Bit-Volladdierern durchgeführt, wie Tabelle unten zeigt. Der Wert Wo entspricht der Stelle S0 des Ergebnisses. Die Zwischenergebnisse Wl +X0 = S1, W2 +X1 = S2 und W3 +X2 = S3 werden mit Hilfe von drei Volladdierern gebildet. Zum Zwischenergebnis X3 wird nur der Übertrag aus der vorhergehenden Stelle addiert; ein Halbaddierer wäre ausreichend. Da aber jeweils 4-Bit-Volladdierer verwendet werden, wird zusätzlich zum Übertrag aus der vorhergehenden Stelle auch noch die Ziffer 0 zum Zwischenergebnis X3 addiert. Man erhält mit diesem 4-Bit-Volladdierer die Ergebnisstelle St und die Zwischenergebnisse S2', S3', S4' und S5'. Ein weiterer 4-Bit-Volladdierer addiert die Zwischenergebnisse S2'+Y0, S3'+Yl, S4'+Y2 und S5'+Y3 und generiert die Ergebnisstelle S2 und die Zwischenergebnisse S3", S4", S5" und S6'. Der dritte 4-Bit-Volladdierer addiert schließlich die Zwischenergebnisse S3"+Z0, S4"+Z1, S5"+Z2 und S6'+Z3 und bildet die Ergebnisstellen S3, S4, S5, S6 und S7. Das Bild oben zeigt die entsprechende Schaltung des 4-Bit-Multiplizierers mit sechzehn UND-Gliedern und drei 4-Bit-Volladdierern. Für den Aufbau eines Multiplizierers für n-Bit-Dualzahlen benötigt man eine Anzahl n2 von UND-Gliedern und eine Anzahl n-1 von n-Bit-Volladdierern.
P3 P2 P1 P0 X Q3 Q2 Q1 Q0
        W3 = Q0 ۸ P3; W2 = Q0 ۸ P2; W1 = Q0 ۸ P1; W0 = Q0 ۸ P0
      X3 = Q0 ۸ P3; W2 = Q0 ۸ P2; W1 = Q0 ۸ P1; W0 = Q0 ۸ P0
    Y3 = Q0 ۸ P3; W2 = Q0 ۸ P2; W1 = Q0 ۸ P1; W0 = Q0 ۸ P0
                 
                 
 
 

2. Technische Umsetzung history menue scroll up
Multiplizierer sind stellenverschobene Addierer. Diesen Umstand nutzen wir nunmehr auch elektronisch und bauen uns unseren Multiplizierer. Sehr schön kann man in den vorgestellten Lösungen die Rückführung auf die Addition erkennen.
Multiplizierer

Digitalschaltung des 4-Bit Multiplizierers

 

Multiplizier-Entwurf von Eric Kreller Dezember 2006

Multiplizier-Entwurf von Eric Kreller Dezember 2006 als ProfiLab 3.0-Datei zum Download6

8-Bit Multiplizier-Entwurf von Frank Knietzsch März 2007

Multiplizier-Entwurf von Eric Kreller Dezember 2006 als ProfiLab 3.0-Datei zum Download6


3. Dividierer
 
 
 

4. Technische Dividierer
 
 
 

5. Bauelementelisten des Multiplizierers/Dividierers
Klasse Bauelemente-Typ Funktion

74 F

74784 8-Bit Multiplizierer (seriell; mit Addition/Subtraktion)

elektrische Bauelemente-Übersicht Multiplizierer/Dividierer in verschiedenen Technologien


6. Verwandte Themen history menue scroll up
Codewandlungen stehen in der Praxis immer dann an, wenn Gerätekomponenten eingangs- und/oder ausgangsseitig einen Wechsel des Signalmusters erwarten oder benötigen. Defacto ist die Gesamtheit aller logischen Schaltungen nichts weiter als eine Codewandlung. Immer wird aus einem gleichen Input ein äquivalenter Output generiert.

Binäre Addierer

binäre Subtraktion

Komparatoren

allgemeines Modell einer ALU

TTL-Liste

Bool'sches Aussagenkalkül



zur Hauptseite
© Samuel-von-Pufendorf-Gymnasium Flöha © Frank Rost im Dezember 2006

... dieser Text wurde nach den Regeln irgendeiner Rechtschreibreform verfasst - ich hab' irgendwann einmal beschlossen, an diesem Zirkus nicht mehr teilzunehemn ;-)

„Dieses Land braucht eine Steuerreform, dieses Land braucht eine Rentenreform - wir schreiben Schiffahrt mit drei „f“!“

Diddi Hallervorden, dt. Komiker und Kabarettist

Diese Seite wurde ohne Zusatz irgendwelcher Konversationsstoffe erstellt ;-)